祖冲200的设计,李元直接把主频推到了600mhz。
内部总线继续保留32位宽,外部总线扩大到64位宽。
地址线32位,内存可寻址空间突破4G。
内部设置两级缓冲(每级分为数据和程序缓冲),一级缓冲是16Kb,二级缓冲为512Kb。
增加分支预测技术和返回堆栈技术。
浮点运算由过去的32位,直接增加到64位。
流水线由过去的4级直接提升到12级。
要想实现以上的设计方案,晶体管数量初步预计会超过400万颗。
为了有效降低功耗,管脚电源保持3。3V,内核电压直接降到1。2V。
祖冲200首次使用双核设计,一颗为核心处理器,另一颗为协处理器,主要完成图像等多媒体数据的处理。
同样的内部总线矩阵结构,双核共享内、外部数据。
在原有165条指令的基础上,增加了65条浮点专用指令和45条多媒体指令。
与此相比,今年Intel推出新款cpU,。主频只有6mhz,内部总线仅有16位。
从历史上看,Intel哪一款cpU可以和祖冲200相媲美,估计是1999年推出的第一代奔腾系列III,即使如此,其主频也只有500mhz。
内部资源更是无法和祖冲200相比,好比小草屋和大别墅相提并论。
完成祖冲200方案设计和性能定义,李元开始了模块划分。
一周后,从顶层开始,完成了最底层模块的划分。
李元把结果输入女娲1号,让她帮忙分析接口分布是否合理,模块功能是否最优。
由于规模太大,这次只能从最小的模块开始仿真测试,然后逐级向上集成,就像是搭积木。
等到顶层仿真时,李元不得不把内部模块细节删除,只余顶层模块的抽象数据,不然,女娲1号根本就转不动。
这是李元在设计芯片以来,第一次遇到如此大的困难。
过去设计芯片,都是按部就班,一步步升级,每次的升级都在可控范围内。
这次他谋的太大,直接是个跨越式的提升,芯片的复杂程度已经超越了女娲1号的处理能力。
虽然意识到问题所在,但是剑已出鞘,只能一条道走到黑。
这仅仅是图文工作,还没有转化为逻辑器件,想要得到最终的芯片设计图,估计还会遇到更多的困难。
李元接下来的时间,便是不断地调整着顶层模块的抽象参数,试图与底层模块的性能完全匹配。
这项工作也是无奈之举,同时也可以说是一种创新。
这就好比建设一个小区,顶层设计是小区里的一栋栋楼房、车道、地下车库、绿化、健身区、物业、水电气、垃圾收集点、商业配置等等。
一栋楼就是其中的一个顶层模块,以此类推。
李元是把每一个顶层模块进行分解,比如多少层楼,每层楼的户型布局,每个户型的房间布局。
房间就是最底层的模块。
他从这栋楼楼层开始设计,然后逐渐分解到户型、走廊、电梯、楼道等等,再分解到每个房间。
然后再向上逐个集成,每集成一个模块,就要进行仿真测试,直到完成这栋楼的搭建和仿真。
现在,发现把小区的所有顶层模块集成到一起后,数据异常庞大,逻辑关系复杂非常,女娲1号根本就计算不过来。
https://www.cwzww.com https://www.du8.org https://www.shuhuangxs.com